

AG11KMCU

DATASHEET

CONFIDENTIAL

AGM AG11KMCU 器件是 FPGA+MCU 的 SoC 单芯片产品。

FPGA 单元具有 11K LEs 的逻辑资源，与 AGM AG10K FPGA 功能兼容，另加入内部 MCU 的配置加载单元。MCU 为硬核 ARM Cortex M3。

AG11KMCU 在大容量低成本的 FPGA 应用中，可同时提供 MCU 实现软件应用，为客户提供更广泛灵活的单芯片解决方案。

MCU 单元特性

- 内核 ARM32 位的 Cortex M3 CPU
 1. 最高 80 Mhz 工作频率
 2. 单周期乘法和硬件除法
 3. 集成的嵌套式的中断控制器（NVIC）提供确定性的中断处理
- 高达 64K 字节的 SRAM
 1. 32k 字节的程序 RAM
 2. 32k 字节的数据 RAM
- 调试模式
 1. 串行调试模式（SWP）和 JTAG 接口
 2. Cortex M3 内嵌跟踪模块（ETM）
- 定时器
 1. 两个定时器，每个可被配置为一个 32 位的定时器或两个 16 位的定时器
 2. 独立的看门狗定时器
- GPIO

3 组 GPIO，每组 GPIO 是 8bit，取决于用户的配置
- 通信接口
 1. SPI 接口，用于访问程序存储器 FLASH，支持 FLASH 快速读写模式
 2. Uart 接口
 3. 访问外设的 AHB Master 接口
 4. 共享 MCU 内部 RAM 访问接口

MCU 管脚说明:

所有 MCU 接口均可灵活配置为任意 FPGA 外部 IO, 或 FPGA 内部连接。

分类	管脚名称	方向	说明
时钟复位	CLK	Input	MCU 工作主时钟, 最高频率 80 Mhz
	POR_n	Input	上电复位
	EXT_CPU_RST_n	Input	外部 CPU 复位, 低有效
	JTRST_n	Input	JTAG 复位信号, 低有效
UART Interface	UART_RXD	Input	UART 输入数据
	UART_CTS_n	Input	Clear To Send
	UART_TXD	Output	UART 输出数据
	UART_RTS_n	Output	Require To Send
JTAG Interface	JTCK	Input	JTAG 输入时钟
	JTDI	Input	JTAG 输入数据
	JTMS	Input	JTAG 模式输入
	JTDO	Output	JTAG 数据输出
RAM Access	EXT_RAM_EN	Input	RAM 使能信号, 高有效
	EXT_RAM_WR	Input	写 RAM 使能信号, 高有效
	EXT_RAM_ADDR[13:0]	Input	RAM 地址
	EXT_RAM_BYTE_EN [3:0]	Input	RAM 数据字节选择
	EXT_RAM_WDATA[31:0]	Input	RAM 写入数据
	EXT_RAM_RDATA[31:0]	Output	读 RAM 数据输出
FLASH	FLASH_BIAS[23:0]	Input	FLASH 偏移地址
	FLASH_SCK	Output	访问 FLASH 时钟
	FLASH_CS_n	Output	访问 FLASH 片选, 低有效
	FLASH_IO0_SI	Output	FLASH 数据输入
	FLASH_IO1_SO	Output	
	FLASH_IO2_WPn	Output	FLASH 写保护信号, 低有效
	FLASH_IO3_HOLDn	Output	FLASH 保持信号, 低有效
	FLASH_IO0_SI_i	Input	
	FLASH_IO1_SO_i	Input	FLASH 数据输出到 MCU
	FLASH_IO2_WPn_i	Input	
	FLASH_IO3_HOLDn_i	Input	
	FLASH_SI_OE	Output	输出使能, 高有效
	FLASH_SO_OE	Output	输出使能, 高有效
	WPn_IO2_OE	Output	输出使能, 高有效
HOLDn_IO3_OE	Output	输出使能, 高有效	
Ext AHB Slave Interface	HRESP_EXT[1:0]	Input	
	HREADY_OUT_EXT	Input	
	HRDATA_EXT[31:0]	Input	
	HTRANS_EXT[1:0]	Output	

	HADDR_EXT[31:0]	Output	
	HWRITE_EXT	Output	
	HSEL_EXT	Output	
	HWDATA_EXT[31:0]	Output	
	HSIZE_EXT[2:0]	Output	
	HREADY_IN_EXT	Output	
GPIO	GPIO0_I[7:0]	Input	GPIO 8 位输入，根据 nGPEN0 实现按位选择
	GPIO1_I[7:0]	Input	GPIO 8 位输入，根据 nGPEN1 实现按位选择
	GPIO2_I[7:0]	Input	GPIO 8 位输入，根据 nGPEN2 实现按位选择
	GPIO0_O[7:0]	Output	GPIO 8 位输出，根据 nGPEN0 实现按位选择，高选择 GPIO 输入，低则 GPIO 输出总线信号
	GPIO0_1[7:0]	Output	GPIO 8 位输出，根据 nGPEN1 实现按位选择，高选择 GPIO 输入，低则 GPIO 输出总线信号
	GPIO0_2[7:0]	Output	GPIO 8 位输出，根据 nGPEN2 实现按位选择，高选择 GPIO 输入，低则 GPIO 输出总线信号
	nGPEN0[7:0]	Output	GPIO 8 位输出使能
	nGPEN1[7:0]	Output	GPIO 8 位输出使能
	nGPEN2[7:0]	Output	GPIO 8 位输出使能
	O_INI_IP	Output	高表明初始化 MCU 寄存器过程中，此时用户不对 MCU 进行操作

- **FPGA 配置说明**

AG11KMCU 配置方式支持 JTAG，AS (Master) 和 PS (Slave) 方式，可通过 MSEL[2..0] 选择不同配置模式。请参考 AG10K FPGA 产品手册。

- **封装**

AG11KMCU 的封装及管脚与 AG10K FPGA 兼容，同样支持 LQFP-144 和 FBGA-256 等封装。